PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-112345

(43)Date of publication of application: 30.05.1986

(51)Int.CI.

H01L 21/78

(21)Application number: 59-233330

(71)Applicant: TOSHIBA CORP

141

(22)Date of filing:

07.11.1984

(72)Inventor: KIMURA TAKASHI


KATO TOSHIHIRO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the cracking of a wafer by forming a groove in predetermined depth to an element forming surface prior to the back removing processing of the semiconductor wafer, sticking a first single-side adhesive sheet in a desired manner and reinforcing the wafer.

CONSTITUTION: Grooves 1a are cut crosswise to an element forming surface in a semiconductor wafer 1, to which elements are shaped completely, to a cell shape, and the wafer is brought to the state of a half-cut. A single-side adhesive sheet 2 is stuck onto the element forming surface in the semiconductor wafer 1. The back of the wafer 1 is ground extending over the whole surface by a diamond wheel 3, etc., and a second single-side adhesive sheet 5 is stuck onto the lower surface of an adhesive layer 4 for die bonding while the first single-side adhesive sheet 2 on the upper surface side is peeled. The single-side adhesive sheet 5 is heated in the direction of the arrow (f) and extended, and the grooves



1a among each chip 1A, 1B,...1E are widened, thus easily picking up the chips in the next die bonding process.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-112345

@Int Cl.4

識別記号

厅内整理番号

❸公開 昭和61年(1986)5月30日

H 01 L 21/78

A-7376-5F

審査請求 有 発明の数 1 (全4頁)

69発明の名称

半導体装置の製造方法

②特 願 昭59-233330

愛出 願 昭59(1984)11月7日

⑫発 明 者

木 村

隆

川崎市幸区小向東芝町1

株式会社東芝多摩川工場内

加 藤 俊 博

川崎市幸区小向東芝町1

株式会社東芝多摩川工場内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

邳代 理 人 弁理士 諸田 英二

明細書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲

 - 7 所定の厚さだけ裏面を削除した後の該半導体ウェハの裏面と該第二の片面粘着シートとの間に、ダイボンディング時完全硬化するよ

うに半硬化状態のダイボンド用接着悶を形成する工程を、さらに含む特許顕求の範囲第 1.項記載の半導体装置の製造方法。

- 3 所定の厚さだけ裏面を削除した後の夢さだけ裏面を削除した後の夢さだけ裏面を削除した後の夢シートとの間又は該ダイボンド用接着層を設けたときは該ダイボンド用接着層との間に、金融機を形成する工程を、さらに含む特許での製造の事ができる。
- 3. 発明の詳細な説明

[発明の技術分野]

この発明は半導体装置の製造方法に関し、特に、ダイシングからダイポンディングに至る工程において半導体ウエハの損傷を効果的に防止することができるとともに前記工程において高い歩留りを 実現できる新規な製造方法に関するものである。

[発明の技術的背景]

半導体装置の製造工程は、よく知られているように、半導体ウエハに素子を形成するための素子

形成工程(いわゆるウェハ工程)と、素子形成較 了後の半導体ウェハを枡目状に切断分割して得られた多数の半導体チップをフレームやケースに実 装するための実装工程とから構成される。

[背景技術の問題点]

があった。 しかも、現用のチップよりも利内の チップをリードフレーム上に済下したペーストを 接着すると、チップ厚さが小さいためチップ 接着 時にペーストがチップ 表面にまで 這の上がなれて まって 短絡もしくは 汚染されて しまう 恐れがあり、 従って 前記の ごとき 従来 の 子 が なる からない で 適用 した 場合 で 接種の 製造歩留りや 信頼性が 大幅に 低下する 恐れ があった。

[発明の目的]

[発明の概要]

この発明の最も好適な方法においては、素子形 成後のウェハ表面にダイアモンドプレードなどに よってダイシング腺に沿って所定の深さまで消切 りをした後、ウエハ強度をおぎなう必要があれば 第一の片面粘着シートを貼着して、該ウェハの段 面を研削もしくはラッピング等によって削除し、 更に該裏面にダイボンド用接着層を形成し(金属 薄膜を形成することもある)、次いで該ダイボン ド用接着層の表面に第二の片面粘着シートを貼着 するとともに該第一の片面粘着シートを該ウェハ 表面から剝離し、更に該第二の片面粘着シートを 展張させて該ウエハの各チップ部分を互いに難隔 させるようにしたものである。 この発明の方法 においては、ウェハが比較的厚い時にチップ分割 用満切りが行われ、ウェハ裏面にラッピングやラ ッピング後の加工を行う時には該ウエハが第一の 片面粘着シートによって補強されているためウェ ハに亀型や割れが入る恐れがなく、また、ラッピ ング面にダイポンド用接着剤を塗布し半硬化のダ

イボンド用接着層を形成したときは、分割後の各 チップの裏面には所定厚さのダイボンド用接着層 が形成されているので次のダイボンディング工程 においてダイボンド用接着剤がチップ表面に違い 上がることなくボンディングを行うことができ、 その結果、従来の製造方法における前記問題点が 解決される。

[発明の実施例]

以下に添付図面の第1図(A)乃至(E)を参照して本発明方法の一実施例について説明する。

本発明の方法の実施するには、まず第一工程として第1図(A)に示すように素子形成を終了した厚さ400 μmの半導体ウェハ1の素子形成面に公知の方法で報機に併目状に深さ140 μmの調1aを切り込んで該ウェハをハーフカット状態又は全カットに近い状態にする。

次に第二工程として該半導体ウエハ1の素子形成而(荷切り面)に第1図(B)に示すように第一の片面粘着シート2を貼りつける。 なお、全カット状態に満形成をするときは溝形成前に第一

のでも夢距性のものでもよいが、後者はチップ展 面から電極を取り出す形式のデバイスを製造する 時に使用するとよい)。

しかる後、第四工程として、第1図(D)に示けまうにダイボンド用接 籍 B 4 の下面に 第二の 片面 粘 む シート 5 を 貼 り つ け 超 す る。 この 場合 い 一の 片面 粘 着 シート 2 を 一方の 側 から 順に 歌館 し て い た 合 声の は れ で の ま で は れ で の ま で れ ま で は 各 チップ が 完全 に 分 数 面 側 の み が 分 雌 さ れ て い た 各 チップ が 完全 に 分 離 さ れる。

第一の片面粘着シート 2 を 則離 した 後、第五 五 日程は 第 1 図(E)に示すように 片面 粘着シート 5 を 矢印 「の方向に 加熱 して 仲 展するが、 各 チップ 1 A . 1 B . … 1 E の 間の 満 1 a も 広 が り 、 次 の ア イ ポンディング エ程に おいて チップの ピック アップ が 容易になる (なお、 片面 粘着シート 5 を 加熱 せずに 矢印方向 の 張力を 加えて 仲 履させ て も

の片面粘着シート 2 を貼るのがよい。 ついで第 三工程として片面粘着シート 2 を貼むした半導体ウエハ 1 の裏面をダイヤモンドホイール 3 等で全面にわたって研削し、ウエハが所定の 160 μ m の厚さになるまで削除する。 この研削量の場合にはチップは分離されていないが、分離できる厚さまで研削してもよい。

チップ裏面に高周波素子にとって必要な金鳳禕 膜などを蒸着法によって形成する場合には、ウエ ハを第一の片面粘着シートで補強した状態で蒸着 を行うことができる。

次にダイポンド接着層を形成するときは、スクカーンに印刷法を用いるかはその他の選半等のはよってエポキシ樹脂ののストをは選半等金にから、温度80℃で1時間でのペーキングを強なって、15 4m 程ののようにより、第15 4m 程ののようにが終めるのが成に用いるペーストは絶縁性のも

W) :

がイボンディング工程においては、第二の片面 お者シート 5 上から各チップ 1 A ~ 1 E をピック アップしてダイボンディングを行うが、各チップ の下面には予め半硬化されたダイボンド用接着を 4 が形成されているので直ちにダイボンデーを を行うことができ、しかも、各チップ下面のダイボンド用接着磨4の厚さは予め厳密に制の違い いるため、ダイボンディング時に接替剤の違い上 が生ずることはない。

なお、第一及び第二の片面粘ೆシートの代わりに接着力の異なる平坦で剥離性のよい塗膜を使用してもよく、またウェハ 裏面の削除加工としてダイヤモンドホイールによる団削ばかりでなく、ラッピングもしくはケミカルエッチング等の方法を用いてもよい。

[発明の効果]

以上に説明したように、本発明の方法では、半 導体ウエハの裏面削除加工に先立って業子形成面 に所定の深さの溝を形成し所望により第一の片面

特開昭61-112345(4)

14 増シートを貼りつけて補強を行うため、該ウエハの裏面削除加工時に半導体ウェハに亀裂を生じる恐れがなく、その結果、大口径且つ離肉の半導体ウェハのダイシングも該ウェハに損傷を与えることなく行うことができる。

また、本発明方法では、ダイシング工程すなわちカエスのようでは、ダイポンド用接着層の厚さを精密に対し、かつダイボンド用接着層の厚さを精密に対するのに好適であり、従うながチップ上でいたがってくる恐れがなく、ダイボンディングでは、大きに基因する歩留り低下を生ずる恐れがない。

従って、本発明の方法によれば、非常に大口径 且つ神肉のシリコン半導体ウエハや齢いGaAs ウエハから信頼性の高い半導体装置を高い製造歩 留りで製造することができ、本発明の方法はこれ らの半導体ウエハを使用する半導体装置のための 量産化技術として寄与するものである。

4. 図面の簡単な説明

第1図の(A)乃至(E)は本発明方法の工程

を説明するための半導体ウエハの断面図である。 1…半導体ウエハ、 2…第一の片面粘替シート、 3…ダイヤモンドホイール、 4…ダイヤボンド用接着層、 5…第二の片面粘着シート、1a…漏、 1A~1E…チップ。

> 特許出願人 株式会社 東 芝 代理人 弁理士 諸田 英二人



